IC的製程永遠無法到達100%的良率，故在讓IC上系統前，必需要先進行測試,以確定IC功能的正常與完整，以降低成本的損失。一般可分為兩個測試階段分別是CP及FT，CP是（Chip Probe）的縮寫，指的是晶片在wafer的階段，就通過探針卡扎到晶片管腳上對晶片進行效能及功能測試，有時候這道工序也被稱作WS（Wafer Sort）; 而FT是Final Test的縮寫，指的是晶片在封裝完成以後進行的最終測試，只有通過測試的晶片才會被出貨。
CP和FT的不同點並不僅僅限於所處的工序階段不同，兩者在效率和功能覆蓋上都有著明顯的差異。CP最大的目的就是確保在晶片封裝前，儘可能地把壞的晶片篩選出來以節約封裝費用，基於這個前提，在CP測試階段，儘可能選擇那些對良率影響較大的測試專案，一些測試難度大，成本高但fail率不高的測試專案，可以放到FT階段再測試。
表一、晶圓測試階段CP及FT比較
縮寫 | 全名 | 製程位置 | 使用工具 | 主要概念股 |
CP | Chip Probing | 封裝前(整片測) | Probe Card | 精測(6510)、旺矽(6223) |
FT | Final Test | 封裝後(全測) | FT測試板、測試座(Socket) | 雍智(6683)、穎崴(6515) |
資料來源：華南投顧整理
CP測試中最重要的設備是探針卡，依發展順序可分為懸臂樑式探針卡(Cantilever Probe Card)、垂直式、薄膜式、與微機電式（Micro Electromechancal System, MEMS）等不同模式之探針卡，懸臂式探針卡(CPC)其主要結構為印刷電路板(PCB)、探針（Needle）、環氧樹酯（Epoxy）和環型基座（Ring）等四部分所構成。組裝時，依測試晶片上的電極位置，以人工逐一將數十根至上千根懸臂樑探針，經由環氧樹酯黏合在測試卡環型基座上，其最小週距(pitch)可達40 μm。由於懸臂式探針卡是由人工組裝，且受限於金屬強度，使探針pitch無法進一步縮短，使其很難應用於3,000支腳以上的高腳數晶片。
垂直式探針卡是將有垂直固定的探針塊安裝於印刷電路板的探針卡。探針排列的自由度較高，可排成格狀及多個量測用等，也能一個一個替換探針，易於維護。不只凹痕較小，也不會對焊錫造成損傷。但它的成本較高，不太適合用於晶圓的鋁墊（鋁製的電極墊：Al pad）。優點是探針直徑小、易更換、針痕小，可滿足高針數、微間距等需求。主要應用於pad或者bump尺寸較小的高階封裝製成晶片上 AP、GPU、RF。
在5G、AI、HPC等新應用驅動下，半導體產業朝異質整合、高階3D封裝發展，隨著製造成本及製程複雜度不斷增加，晶圓測試技術也要跟著同步升級。其中，MEMS(微機電)探針卡可突破傳統探針卡瓶頸，現已逐漸躍升主流。目前精測、旺矽、雍智、穎崴等測試介面業者無不紛紛搶進布局，以期卡位高階測試市場。
表二、各種探針卡的特點及應用
探針卡 | 特點 | 應用 |
CPC | 1.探針直徑大，探針數量少(MAX 3000支) 2.針痕較大，同一片wafer不能複測太多次 3.製造時間短與價格便宜 | pad或bump尺寸較大的晶片 EX: 一般類比,驅動,邏輯IC |
VPC | 1.探針直徑小、易更換、針痕小，可滿足高針數、微間距等需求 2. pitch不易小於 50 μm(for flip-chip) / 25 μm(for wire-bond) | AP、GPU、RF |
MEMS | 1.能滿足更小銲墊間距的需求(EX: 3D IC封裝) 2.有批量加工優勢，探針結構形成的陣列平面度高 | 2.5D、3D異質整合封裝製程 |
資料來源：華南投顧整理
其中精測推出多款混針技術為基礎的MEMS探針卡產品搶攻市場，2021年率先導入SSD controller並展開量產，而HPC也隨後取得訂單放量，在其他市場中規模更大的CPU、手機AP領域，都在努力跟客戶取得驗證機會，2023年有機會跨入更多應用。雍智則是與台系晶片龍頭建立長期夥伴關係，並結盟日系合作夥伴打入該客戶5G手機AP供應鏈，提供MEMS探針卡，現也規劃拓展到其他客戶。
旺矽MEMS探針卡2022年已開始小量出貨予國內IC設計公司，主要應用為快閃記憶體控制晶片。公司亦積極與海外IC設計廠洽談合作計畫，目前與既有美系客戶驗證當中。穎威在高速高頻的高階測試治具、同軸測試座（Coaxial Socket）具備高市占及競爭力，公司也逐步發展垂直探針卡和MEMS探針卡領域，受惠美國、台灣大客戶在AI、GPU及HPC等相關訂單持續湧入，目前營運動能保持正向。
表三、國內測試介面廠商介紹
代號 | 公司 | 主力產品 | 主力客戶 | 測試產品 | 優勢 |
6510 | 精測 | 晶圓測試卡 (70%) | 聯發科/高通/蘋果 | AP/RF/PMIC/ ASIC/HPC | 可自製整組探針卡。其MEMS混針技術可 用在大電流、小間距、高頻、高速的IC |
6515 | 穎崴 | 測試座 (66%) | NVIDIA / AMD | HPC/AP/GPU | 半導體製程微縮使測試複雜度提升、 測試時間拉長，帶動測試座需求持續增加 |
資料來源：華南投顧整理
免責聲明
本刊載之報告為華南投顧於特定日期之分析，已力求陳述內容之可靠性，純屬研究性質，僅作參考，使用者應明瞭內容之時效性，
審慎考量投資風險，並就投資結果自行負責。報告著作權屬華南投顧所有，禁止任何形式之抄襲、引用或轉載。
